

Facultad de Ingeniería Escuela de Ingeniería Electrónica

Examen Final Ciclo 2006-II

Curso

: Arquitectura de Computadora 🗸

Grupo

: 01 y 02

Profesor

: Dip., Ing. Gustavo Roselló; Ing. Juan Meza A.

Día

: Viernes 01 de Diciembre del 2006

Hora

: 11.00 a 13.00 horas

Tiempo

: 120 minutos Nota: El examen es sin copias ni apuntes.

Esta prohibido todo tipo de préstamo y uso de calculadoras

Pregunta Nº 01 Diseñe las Micro Operaciones que corresponden al ciclo de ejecución de:

(3 Puntos)

la instrucción que compare dos datos tal que (2p):

Instrucción

Macro Operación

CMP direcc si AC = (AR) \Rightarrow AR+1 \rightarrow PC

¿Qué tipo de instrucción es, que modo de direccionamiento tiene y por qué? (1p)


Pregunta Nº 02 Deduzca el hardware de la unidad de control correspondiente al registro AR (2 Puntos)

Pregunta Nº 03 Modifique la arquitectura del SCOMP para convertirla en HARVARD dando los detalles y conexiones de cada dispositivo de la CPU resultante, así como las conexiones básicas de entrada que tendrá la UC.

Pregunta Nº 04 Diseñe un procesador Von Neumann cuya instrucción ocupa 2 posiciones de (10 Puntos) memoria y su longitud es de 32 bits, tiene 5 modos de direccionamiento y 32 IRM, determinar:


- a) Diagrama de bloques de la CPU (3p)
- b) Cuales modos de direccionamiento puede tener (1p)
- c) Característica de todos y cada dispositivo de la CPU (2p)
- d) Formato de la Instrucción y longitud de los campos (1p)
- e) Representación de la instrucción en la Memoria (1p)
- f) Dar la descripción, del procesador, en LTR de los ciclos FETCH y Decodificación hasta antes de la Ejecución (2p)

LOS PROFESORES



Descripción LTR de un Procesador de 16 bits

```
Búsqueda
                                                      R'T_0: AR \leftarrow PC
                                                      R'T_1: IR \leftarrow [AR], PC \leftarrow PC+1
Decodificar
                                                      R'T_2: I \leftarrow IR(15), D_N \leftarrow IR(12:14), AR \leftarrowIR(0:11)
Indirecta
                                                   D_7'I T_3: AR \leftarrow [AR]
Interrupción:
                       T_0'T_1'T_2' (IEN)(FGI + FGO): R \leftarrow 1
                                                       RT_0: AR \leftarrow 0, TR \leftarrow PC
                                                       RT_1: [AR] \leftarrowTR, PC \leftarrow 0
                                                       RT_2: PC \leftarrow PC+1, IEN \leftarrow 0, R \leftarrow 0, SC \leftarrow 0
                                                     D_0T_4: DR \leftarrow [AR]
Referencia a memoria:
                                          AND
                                                     D_0T_5: AC\leftarrowAC \wedge DR, SC\leftarrow0
                                                     D_1T_4: DR \leftarrow [AR]
                                          ADD
                                                     D_1T_5: AC\leftarrowAC + DR, E\leftarrow-C, SC\leftarrow-0
                                          LDA
                                                     D_2T_4: DR \leftarrow [AR]
                                                     D_2T_5: AC\leftarrowDR, SC\leftarrow0
                                                     D_3T_4: [AR] \leftarrowAC, SC \leftarrow0
                                          STA
                                                     D_4T_4: PC \leftarrowAR, SC \leftarrow0
                                          BUN
                                          BSA
                                                     D_5T_4: [AR] \leftarrowPC, AR\leftarrowAR + 1
                                                     D_5T_5: PC \leftarrowAR, SC \leftarrow0
                                          ISZ
                                                     D_6T_4: DR \leftarrow [AR]
                                                     D_6T_5: DR \leftarrow DR + 1
                                                     D_6T_6: [AR] \leftarrowDR, Si (DR =0) \Rightarrow (PC \leftarrowPC+1), SC \leftarrow0
                                          D_7 I' T_3 = r
Referencia de registro:
                                                                    IR(i) = Bi (i = 0, 1, 2, ..., 1.1)
                                                                 AC \leftarrow 0, SC \leftarrow 0
                                          CLA
                                                     rB11:
                                          CLE
                                                                 E \leftarrow 0, SC \leftarrow 0
                                                     rB<sub>10</sub>:
                                                                AC \leftarrow AC', SC \leftarrow 0
                                          CMA
                                                     rB_9:
                                          CME
                                                     rB<sub>8</sub> :
                                                                 E \leftarrow E', SC \leftarrow 0
                                          CIR
                                                     rB_7:
                                                                 AC \leftarrow shr AC, AC(15) \leftarrow E, E \leftarrow AC(0), SC \leftarrow 0
                                                                 AC \leftarrow shl AC, AC(0) \leftarrow E, E \leftarrow AC(15), SC \leftarrow 0
                                          CIL
                                                     rB_6:
                                          INC
                                                     rB_5:
                                                                 AC ←AC+1 SC ← 0
                                                                 si(AC(15) = 0) \Rightarrow (PC \leftarrow PC+1), SC \leftarrow 0
                                           SPA
                                                     rB_4:
                                                                 si(AC(15) = 1) \Rightarrow (PC \leftarrow PC + 1), SC \leftarrow 0
                                           SNA
                                                     rB_3:
                                                                 si (AC =0) \Rightarrow PC \leftarrow PC+1), SC \leftarrow 0
                                           SZA
                                                     rB_2:
                                          SZE
                                                     rB_1:
                                                                 si (E = 0) \Rightarrow (PC \leftarrow PC + 1), SC \leftarrow 0
                                          HLT
                                                     rB_0:
                                                                S ←0
                                          D_7 I T_3 = p
                                                                          IR(i) = Bi (i = 6,7,8,9,10,11)
Entrada-salida:
                                           INP
                                                      pB_{11}: AC(0:7) \leftarrow INPR, FGI \leftarrow 0, SC \leftarrow 0
                                           OUT
                                                     pB_{10}: OUTR \leftarrow AC(0:7), FGO \leftarrow 0, SC \leftarrow 0
                                                     pB_9: si (FGI =1) \Rightarrow (PC \leftarrow PC+1), SC \leftarrow0
                                           SKI
                                           SKO
                                                     pB_8: If (FGO =1) entonces (PC \leftarrow PC+1), SC \leftarrow0
                                          ION
                                                     pB_7 : IEN \leftarrow 1, SC \leftarrow 0
                                          IOF
                                                     pB_6: IEN \leftarrow 0, SC \leftarrow 0
            1=0
                      1=1
AND
                                           CLA
                                                      7800
                                                                           INC
                                                                                     7020
                                                                                                           INP
                                                                                                                      F800
            0xxx
                     8xxx
ADD
                     9xxx
                                           CLE
                                                      7400
                                                                           SPA
                                                                                      7010
                                                                                                           OUT
                                                                                                                      F400
            1xxx
LDA
            2xxx
                     Axxx
                                           CMA
                                                      7200
                                                                           SNA
                                                                                      7008
                                                                                                           SKI
                                                                                                                      F200
                                           CME
                                                                                                           SKO
STA
            3xxx
                     Bxxx
                                                      7100
                                                                           SZA
                                                                                      7004
                                                                                                                      F100
BUN
            4xxx
                     Cxxx
                                           CIR
                                                      7080
                                                                           SZE
                                                                                      7002
                                                                                                           ION
                                                                                                                      F080
BSA
                     Dxxx
                                           CIL
                                                      7040
                                                                           HLT
                                                                                      7001
                                                                                                           IOF
                                                                                                                     F040
            5xxx
ISZ
            6ххх
                     Exxx
```



El examen se devolverá el día Lunes

G1: de 09:00 a 10:30 horas en el Gnd01 G2: 13:30 horas en sala de profesores